实验名称：两级运算放大器的版图设计
实验目的：1、掌握模拟CMOS集成电路的设计方法
2、掌握模拟集成电路的设计技巧
3、掌握数字电路的基本单元CMOS的版图，并利用CMOS的版图设计电路，然后对其进行基本的DRC检查；
实验要求：1、设计对象为单端输入的两级运算放大器电路，其性能为：
(1)负载电容Cl=15pf，负载电阻Rl=100kΩ，
(2)电源Vdd=5v
(3)增益带宽积GBw>40hz
(4)增益Avo>80db；
(5)相位裕度Pm>65;
(6)输入摆幅大于3v，输出摆幅尽量大
2、查阅相关资料，学习模拟集成电路版图设计技巧
3、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版图DRC检查
4、要求设计的版图满足电路的功耗，性能、功能、面积、合理、美观
实验步骤：1、观察模型文件(.scs)文件，或通过对Mos管的简单电路的DC分析并检查Mos管的直流工作点参数，得到Pmos、Nmos的基本工艺参数(Tox、Cox、Vthn、Vtnp等)
2、确定具体的设计方案
3、在Schematic中画电路图
4、开始设计电路的版图
5、修改版图、使之通过DRC检查
6、优化版图、是面积合理，美观
器件介绍：
Mos管 L/um
W/um
M
TotalW/um
M1,M2 0.610
4
40
M3,M4 1.8
8
8
64
M5,M6 0.8
7
4
64
M7,M8 0.8
7
4
28
M9 1.2
16
4
64
M10,M111.5
8
8
64
M121.2
16
56
64
M13 0.6
10
40
64
设计方案：设计目标：二级运算放大器版图
版图设计步骤：确定要画版图的工艺方案→确定工艺路线及条件→确定版次→确定设计规则→设计版图
设计内容：布局：安排各个晶体管，基本单元，复杂单元在芯片上的位置(nmos、pmos、电容、电阻)
布线：设计走线，实现管间，门间，单元间的互连
尺寸确定：确定晶体管尺寸(L、W)互连尺寸(连线宽度)以及晶体管和互连之间的相对尺寸等。(根据老师给出的尺寸直接设计)
版图编辑：规定各个工艺层上的图形形状、尺寸和位置
布局布线：给出二级运算放大器版图版图的整体规划和各图形间的连线
设计版图尽量满足电路功能，性能指标，质量要求；尽可能减少面积，以提高集成度，降低成本；尽可能缩短连线，以减少复杂度，缩短延时，改善可靠性。
设计步骤和各模块组成：
1.在linx系统下新建文件夹，即：
打开终端→输入命令“mkdir文件夹名”。
2.打开你的文件夹并打开画图界面，即：
输入命令cd文件名→“pdt”→新建工程(newlibrary→在文件夹中找到techloge文件并选中)→newcell(输入cell名)。
3.按照一定的规则画版图。
4.做验证。
在Verify选项中做验证，并根据提示改正错误。
5.画电路图
画好版图后，在端口中输入命令“zse”，进入画电路的界面，画好电路图，做验证无误后，在check→output→CDL中，产生你命名的网表。
6.做lvs验证
找到对应的lvs文件，在端口中输入命令“ldc–iinv.lvs”,
按下面的要求修改：
Primary…………你命名的cell名
library…………你命名的library名
SCH-NETLIST…………你命名的CLD文件名
SCH-Primary…………你命名的电路单元名
然后，点run。
若有错，修改版图，再重复以上的步骤直到没有错误为止。
电路原理图：
版图：
实习心得：
这次课程设计是画版图，其实跟以前的都差不多，挺熟悉的，虽然老师给的原理图很复杂，让人感觉一头雾水，心里没个底，但经过大家共同的努力，分析最终还是完整的画了出来，这次我们是三人一组完成任务的，既然是合作，自然就要分工，我和XX，王XX是一组，实际上，刚开始，我们三个都在画，每人都有自己的一份版图，但最终结果使用的张蕾画的给老师验收。
从这次的设计中我还学到了许多知识，深入学习了多级运算放大器的设计流程，更加熟练地掌握了软件的使用，画图的时候，一直出错，不停地得找人帮忙，不懂得还得看眼色让别人给你讲解，但当你真正把那些知识点弄懂以后，你就会明白有理论知识是远远不够的，只有把所学的理论知识与实践相结合，从理论中得到结论，才能真正为社会服务，从而提高自己的动手能力和思考能力。
首先，对linux操作系统我有了新的认识与了解，从一开始的一知半解，到最后我能够很熟练地运用linux系统下的软件进行版图设计与电路图设计以及相应的功能验证。其次，在版图设计过程中，最容易犯最小特征尺寸过小的错误，我在版图设计中由于设计的通孔和金属之间的距离没有超过0.3微米而报错，后来经过反复的思考与检查，终于使特征尺寸错误得以解决。版图设计是一个需要细心与耐心的操作过程，在设计过程中必须注意这一点。
两级运算放大器的版图是我头一次接触，它不是由几个PMOS、NMOS的简单组合而成的，有电容有电阻，也要考虑到许多的版图布局和线条布局，画的时候一定要遵守其中的版图设计规则，不光要做到细心认真，布局布线要完整，也要考虑到实际问题，尽量减少材料的使用，能共用的一定共用，在画PMOS、NMOS的版图时实际上也是让我自己再进一步熟悉复杂的CMOS版图设计，没有什么东西是谁天生就会的，不管是查资料还是请教老师或同学，都是给自己增加知识的一种有效途径。
短短的三天时间给了我无限的锻炼和挑战，有时候画到晚上九点多，有时候感觉别人都已经厌烦到不愿意再给我说了，但我还是坚持了下来，在这中间，我看到了自己的不足，看到了温故而知新的重要性。就比如说修改版图时，明明以前画的时候好多地方出错的原因已经搞明白，但长时间不复习，这次又忘了，在版图绘制中我们要一边绘制，一边用DRC模块检测错误，避免把所有的图绘制完了才来检测，那样就很难检查错误。
画版图需要极大的耐心和细心。最主要的是心态保持平和轻松，切忌烦躁。即使时间紧迫，也不能抱着得过且过的心态，一定要尽量做到最优。
