一、实验目的：
1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。
实验使用AMI 0.6u C5N工艺，了解NCSU Cadence设计套件（NCSU_Analog_Parts库）的使用。实现PMOS和NMOS管的版图设计与IV特性仿真。实验步骤：在库管理器中添加一个库，为方便今后辨认，我添加的库名为Aurora-2，如图： 选择库管理器中的Aurora-2库，新建原理图，使用NCSU_Analog_Parts库中PMOS和NMOS元件和源网络绘制如下PMOS和NMOS管原理图如图：“检查并保存”以后，Create—Cellview—From Cellview建立两个原理图的Symbol，绘制如下图：（PMOS和NMOS分别绘制如下）“检查并保存”以后，重新建立一个原理图对两个Symbol进行ADE仿真。PMOS和NMOS的Symbol仿真原理图分别如下图：启动ADE_L，转至选择菜单Setup - > Model Libraries，选择地址在/$ HOME=/home/cademce/ncsu-cdk-1.6.0.beta/models/Spectre /standlone的ami06N.m(NMOS模型文件)以及ami06P.m(PMOS模型文件)，之后选择Variables - > Edit并添加VGS(原理图中左侧的DC电压源的值)初始值为0，总体设置完后如下图：（下图为NMOS仿真设置参数，PMOS以此类推）之后Analyses -> Choose设置参数如下所示，左图中V1为NMOS漏极直流电压源，右图中V0为PMOS的VSD： 在Tools - >Parametric Analysis 中分别对PMOS和NMOS的VGS设置步进相关参数后，选择需要输出仿真结果的导线，之后对PMOS和NMOS仿真的ADE界面分别如下： 运行仿真，PMOS与NMOS仿真结果分别如下两图所示： 仿真结果符合预期，保存仿真文件于Cellview中便于下次调用无需重新设置参数，上述无问题后，进行版图绘制，在Aurora-2库中新建一个Layout版图文件，绘制PMOS和NMOS的版图，绘图布局时始终使用“drw”图层，绘制完成分别如下两图所示：DRC版图Layout后，分别导出PMOS和NMOS版图的抽取视图（Extracted），成功后分别如下两图所示： 检查并使PMOS和NMOS管版图的抽取视图（Extracted）与PMOS和NMOS管的原理图相匹配，运行LVS，LVS完成后，结果分别如下： PMOS和NMOS管抽取视图LVS的Output均显示“The net-lists match.”，之后对PMOS和NMOS管进行后仿真：把PMOS和NMOS管ADE_L均设置环境Switch View List中仿真对象为“extracted schematic”，运行仿真，PMOS和NMOS管仿真结果分别如下：可见仿真对象View name均为“extracted”，如下图所示： 至此，最终仿真结果与预想理论情况一致，版图设计无问题，原理图与版图及其抽取视图相匹配，PMOS和NMOS管设计结束。实验结果：原理图（Schematic）：
上图为PMOS原理图。
上图为PMOS的Symbol绘制结果。
上图为NMOS原理图（NMOS属性中Cell Name为“nmos4”）。
上图为NMOS的Symbol绘制结果。
原理图设计仿真（ADE_L）：
上图为PMOS Symbol仿真用原理图。
上图为PMOS Symbol原理图仿真结果。
上图为NMOS Symbol仿真用原理图。
上图为NMOS Symbol原理图仿真结果。
版图（Layout）设计：
上图为PMOS版图绘制结果。
上图为NMOS版图绘制结果。
抽取视图（Extracted）：
上图为PMOS版图抽取视图结果。
上图为NMOS版图抽取视图结果。
LVS结果：
上图为PMOS版图及原理图匹配成功后LVS的Output结果。（显示“The net-lists match.”）
上图为NMOS版图及原理图匹配成功后LVS的Output结果。（显示“The net-lists match.”）
后仿真结果（Sim-Extracted Schematic）：
上图为实验最后设置PMOS Symbol原理图仿真环境Switch View List中仿真对象为“extracted schematic”后的仿真结果。
上图为实验最后设置NMOS Symbol原理图仿真环境Switch View List中仿真对象为“extracted schematic”后的仿真结果。
