本申请要求于9月26日提交的申请号为10--0124297的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种半导体设备。特别地，实施例涉及一种非易失性存储器装置及其操作方法以及包括该非易失性存储器装置的数据存储设备。
背景技术：
计算机环境范例近来已经转变成可随时随地使用计算机系统的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子设备的使用正在迅速增加。通常，便携式电子设备使用采用存储器装置的数据存储设备。数据存储设备可用于存储在便携式电子设备中使用的数据。
使用存储器装置的数据存储设备因为不具有机械驱动单元而提供优良的稳定性、耐用性、高信息存取速度及低功耗。这种数据存储设备的示例可包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置以及固态硬盘(SSD)等。
技术实现要素：
实施例提供一种具有提高的数据可靠性的非易失性存储器装置、其操作方法以及包括该非易失性存储器装置的数据存储设备。
在本公开的实施例中，一种非易失性存储器装置，其可包括：存储器单元阵列；页面缓冲器，其包括第一锁存器、第二锁存器和第三锁存器，当从外部设备接收到数据时，第一锁存器存储待被编程的处于第一状态的数据、第二锁存器存储处于第二状态的数据以及第三锁存器存储处于第三状态的数据；以及控制逻辑，当从外部设备接收到多转换编程命令和数据时，控制逻辑控制页面缓冲器以将第一状态的数据存储在第一锁存器中、将第二状态的数据存储在第二锁存器中以及将第三状态的数据存储在第三锁存器中。
在本公开的实施例中，一种非易失性存储器装置的操作方法，该方法可包括：确定是否从外部设备接收到多转换编程命令；当接收到多转换编程命令时，基于与多转换编程命令一起接收的待编程数据，将第一状态的数据存储在页面缓冲器的第一锁存器中、将第二状态的数据存储在页面缓冲器的第二锁存器中以及将第三状态的数据存储在页面缓冲器的第三锁存器中；以及将存储在页面缓冲器中的第一状态的数据、第二状态的数据和第三状态的数据存储在与待编程的地址相对应的存储器单元的页面中。
在本公开的实施例中，一种数据存储设备，其可包括：非易失性存储器装置；以及控制器，控制非易失性存储器装置的操作。非易失性存储器装置可包括：存储器单元阵列，包括多个存储器单元，每一个存储器单元由多个页面构成；页面缓冲器，包括第一锁存器、第二锁存器以及第三锁存器，当从控制器接收到数据时，第一锁存器存储待被编程的处于第一状态的数据、第二锁存器存储处于第二状态的数据以及第三锁存器存储处于第三状态的数据；以及控制逻辑，当从控制器接收到多转换编程命令和数据时，控制逻辑控制页面缓冲器以将第一状态的数据、第二状态的数据和第三状态的数据存储在第一锁存器、第二锁存器和第三锁存器中。
在本公开的实施例中，一种存储器系统，其可包括：存储器装置；以及控制器，控制存储器装置以执行多转换编程操作和单转换读取操作。存储器装置在多转换编程操作期间将原始单层数据转换成待编程到其中的多层数据，并且在单转换读取操作期间将从其读取的多层数据转换成单层数据。
在本公开的实施例中，一种存储器装置，其可包括：存储器单元阵列；页面缓冲器；以及控制逻辑，控制页面缓冲器以在多转换编程操作期间将原始单层数据转换成待编程到存储器单元阵列中的多层数据；并且在单转换读取操作期间将从存储器单元阵列读取的多层数据转换成单层数据。
在具体实施方式中描述了这些和其它特征、方面和实施例。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的主题的上述和其它方面、特征和优点，其中：
图1是示出根据本公开的实施例的数据存储设备的框图；
图2是示出图1的非易失性存储器装置的配置示例的框图；
图3是示出图2的页面缓冲器的配置示例的框图；
图4是示出图3的部分A的配置示例的详细示图；
图5是示出包括图4的存储器单元的阈值电压分布的示例的示图；
图6是示出根据本公开的实施例的非易失性存储器装置的操作方法的流程图；
图7是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示例的示图；
图8是示出图7所示的控制器的示例的示图；
图9是示出根据本公开的实施例的包括数据存储设备的数据处理系统的示例的示图；
图10是示出根据本公开的实施例的包括数据存储设备的数据处理系统的示例的示图；并且
图11是示出根据本公开的实施例的包括数据存储设备的网络系统的示例的示图。
具体实施方式
将参照附图更详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图。这样，将预期到由于例如制造技术和/或容差而导致的图示配置和形状的变化。因此，所描述的实施例不应被解释为受限于本文所示的特定配置和形状，而是可包括不脱离如所附权利要求所限定的本发明的实质和范围的配置和形状的偏差。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可以夸大比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式。
将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。
在本文中，参考本发明的理想化实施例的横截面和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制本发明的构思。尽管将示出和描述本发明的一些实施例，但本领域普通技术人员将理解的是，在不脱离本发明的原理和实质的情况下，可在这些实施例中进行改变。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据实施例的数据存储设备10的框图。图2是示出图1所示的非易失性存储器装置100的配置示例的框图。
参照图1，根据实施例的数据存储设备10可存储待由诸如手机、MP3播放器、便携式计算机、台式计算机、游戏机、电视(TV)或车载信息娱乐系统等的主机设备(未示出)访问的数据。数据存储设备10可称为存储器系统。
数据存储设备10可根据联接到主机设备(未示出)的接口的协议而被制造成各种类型的存储设备之中的任何一种。例如，数据存储设备10可由诸如以下的各种类型的存储设备中的任意一种来配置：固态硬盘(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储设备10可被制造成各种类型的封装中的任何一种。例如，数据存储设备10可被制造成诸如以下的各种类型的封装中的任何一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
数据存储设备10可包括非易失性存储器装置100和控制器200。
控制器200可通过驱动加载到随机存取存储器(RAM)230上的固件或软件来控制数据存储设备10的全部操作。控制器200可解码和驱动代码类型指令或算法，诸如固件或软件。控制器200可以硬件形式或硬件与软件的组合形式来实施。
控制器200可包括主机接口单元210、处理器220、RAM 230、错误校正码(ECC)单元240和存储器接口单元250。
主机接口单元210可响应于主机设备的协议来执行主机设备(未示出)和数据存储装置10之间的接口连接。例如，主机接口单元210可通过以下协议中的任何一种来与主机设备通信：USB协议、UFS协议、MMC协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、PCI协议和PCI-E协议。
处理器220可由微控制单元(MCU)和中央处理单元(CPU)来配置。处理器220可处理从主机设备传输的请求。为了处理从主机设备传输的请求，处理器220可驱动加载到RAM 230上的代码型指令或算法，例如固件，并且控制诸如主机接口单元210、RAM 230、ECC单元240、存储器接口单元250等的内部功能块以及非易失性存储器装置100。
处理器220可基于从主机设备传输的请求来生成用于控制非易失性存储器装置100的操作的控制信号，并将所生成的控制信号提供给存储器接口单元250。
例如，处理器220可基于主机设备的请求来生成多转换编程命令和单转换读取命令，并且通过存储器接口单元250将生成的多转换编程命令和单转换读取命令提供给非易失性存储器装置100。
RAM 230可由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。RAM 230可存储通过处理器220驱动的固件。RAM 230可存储驱动固件所需的数据，例如元数据。例如，RAM 230可作为处理器220的工作存储器进行操作。
RAM 230可临时存储待从主机设备传输到非易失性存储器装置100的编程数据以及待从非易失性存储器装置100传输到主机设备的读取数据。例如，RAM 230可作为缓冲存储器进行操作。
ECC单元240可执行ECC编码操作，其中可生成待从主机设备传输到非易失性存储器装置100的数据的奇偶校验数据。ECC单元240可执行ECC解码操作，基于与读取的数据相对应的奇偶校验数据来检测并校正从非易失性存储器装置100读出的数据中的错误。
虽然图1示出了数据存储设备10仅包括一个非易失性存储器装置100，但是本实施例不限于此。也就是说，数据存储设备10可包括多个非易失性存储器装置。本实施例中包括一个非易失性存储器装置的数据存储设备10可等同地适用于包括多个非易失性存储器装置的数据存储设备10。
参照图2，非易失性存储器装置100可用作数据存储设备10的存储介质。非易失性存储器装置100可包括诸如以下的各种类型的非易失性存储器装置中的任何一种：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)以及使用过渡金属化合物的电阻式随机存取存储器(RERAM)。
非易失性存储器装置100可包括存储器单元阵列110、行解码器120、页面缓冲器130、列解码器140、输入/输出(I/O)电路150、电压供给电路160和控制逻辑170。
存储器单元阵列110可包括布置在多个字线WLn和多个位线BLm彼此交叉的区域中的多个存储器单元(未示出)。例如，存储器单元中的每一个可以是以下之中的至少一个：其中存储单个位数据(例如，1位数据)的单层单元(SLC)、其中存储2位数据的多层单元(MLC)、其中存储3位数据的三层单元(TLC)以及其中存储4位数据的四层单元QLC。存储器单元阵列110可包括SLC、MLC、TLC和QLC之中的至少一个或更多个单元。例如，存储器单元阵列110可包括具有二维(2D)水平结构的存储器单元或具有三维(3D)垂直或堆叠结构的存储器单元。
存储器单元阵列110可包括多个平面，并且平面中的每一个可包括多个块。多个块中的每一个可包括多个页面。多个页面中的每一个可包括多个扇区。
行解码器120可选择联接到存储器单元阵列110的多个字线WLn中的任何一个。例如，行解码器120可基于从控制逻辑170接收的行地址来选择多个字线WLn中的任何一个，并且将从电压供给电路160提供的字线电压提供给所选择的字线。
页面缓冲器130可通过多个位线BLm联接到存储器单元阵列110。页面缓冲器130可临时存储待被编程到存储器单元阵列110中的编程数据的片段或从存储器单元阵列110读出的读取数据的片段。
列解码器140可从联接到存储器单元阵列110的多个位线BLm之中选择任何一个位线。例如，列解码器140可基于从控制逻辑170接收的列地址，从多个位线BLm之中选择任何一个位线。
I/O输入电路150可通过I/O线I/O联接到控制器200并且与控制器200交换命令、地址和数据。
电压供给电路160可生成待在非易失性存储器装置100的内部操作中使用的电压。在电压供给电路160中生成的电压可被施加到存储器单元阵列110的存储器单元。例如，可将在编程操作中生成的编程电压施加到待被执行编程操作的存储器单元的字线。在另一示例中，在擦除操作中生成的擦除电压可被施加到待被执行擦除操作的存储器单元的阱区。在另一示例中，在读取操作中生成的读取电压可被施加到待被执行读取操作的存储器单元的字线。
控制逻辑170可控制非易失性存储器装置100的与编程(或写入)操作、读取操作和擦除操作相关的全部操作。例如，控制逻辑170可响应于从控制器200接收的编程命令和读取命令来控制非易失性存储器装置100以对存储器单元阵列110执行编程操作和读取操作。
控制逻辑170可响应于从控制器200接收的擦除命令来进一步控制非易失性存储器装置100以对存储器单元阵列110执行擦除操作。可以页面为单位执行编程操作和读取操作并且可以块为单位执行擦除操作，但这不限于此。
控制逻辑170可基于从控制器200接收的地址，将用于选择字线的行地址和用于选择位线的列地址提供给行解码器120和列解码器140。
图3是示出图2所示的页面缓冲器130的配置示例的框图。参照图3，页面缓冲器130可包括锁存器单元133和比较器135。
编程数据和读取数据可暂时存储在锁存器单元133中。例如，当包括在存储器单元阵列110中的存储器单元是其中存储3位数据的TLC时，锁存器单元133可包括三个锁存器，例如第一至第三锁存器。例如，第一锁存器可以是临时存储LSB数据的最低有效位(LSB)锁存器。第二锁存器可以是临时存储CSB数据的中央有效位(CSB)锁存器。第三锁存器可以是临时存储MSB数据的最高有效位(MSB)锁存器。
图4是示出图3的页面缓冲器130的部分A的配置示例的详细示图。为了清楚起见并作为示例，在图4中示出了页面缓冲器130联接到一个存储器单元MC的配置，但是相应页面缓冲器的配置可同等地应用于包括在存储器单元阵列110中的所有存储器单元。为了清楚起见并作为示例，可假设数据Data_P、Data_P1、Data_P2、Data_P3、Data_R、Data_R1、Data_R2和Data_R3为1位数据，但应当注意的是，本实施例不限于此。
图5是示出包括图4的存储器单元的阈值电压分布的示例的示图。
参照图4，从主机设备(未示出)提供的编程数据Data_P可作为第一编程数据Data_P1而存储在LSB锁存器中。为了清楚起见，可假设编程数据Data_P为“1”。
LSB锁存器可将存储的第一编程数据Data_P1提供给CSB锁存器和MSB锁存器。第一编程数据Data_P1可以是与从主机设备接收的编程数据Data_P相同的编程数据。在下文中，存储在LSB锁存器中的编程数据可称为“原始编程数据”。因为存储在LSB锁存器中的第一编程数据Data_P1与从主机设备提供的编程数据Data_P相同，所以第一编程数据Data_P1可以是“1”。
CSB锁存器可包括翻转引擎IE。CSB锁存器可通过使用翻转引擎IE，翻转从LSB锁存器提供的第一编程数据Data_P1来生成并存储第二编程数据Data_P2。在下文中，存储在CSB锁存器中的编程数据可称为“翻转编程数据”。因为存储在CSB锁存器中的第二编程数据Data_P2是第一编程数据Data_P1的翻转数据，所以第二编程数据Data_P2可以是“0”。
MSB锁存器可包括XOR引擎XE。MSB锁存器可通过使用XOR引擎XE，对从LSB锁存器提供的第一编程数据Data_P1和预设值执行XOR运算来生成并存储第三编程数据Data_P3。预设值可设置为任意值。例如，预设值可以是从“00h”至“FFh”中选择的任何一个十六进制值。在下文中，存储在MSB锁存器中的编程数据可称为“XOR运算编程数据”。例如，当预设值为“FFh”时，存储在MSB锁存器中的第三编程数据Data_P3可以是“0”。
页面缓冲器130的锁存器单元133可将用于存储器单元MC的一个页面的一个编程数据片段转换成用于三个页面的三个编程数据片段，以存储转换结果。例如，原始编程数据可存储在LSB锁存器中，翻转编程数据可存储在CSB锁存器中，并且XOR运算编程数据可存储在MSB锁存器中。
如上所述，当原始编程数据具有值“1”、翻转编程数据具有值“0”并且XOR运算编程数据具有值“0”时，3位数据“001”可存储在存储器单元MC中。存储在LSB锁存器中的原始编程数据、存储在CSB锁存器中的翻转编程数据和存储在MSB锁存器中的XOR运算编程数据可通过一次性(one-shot)编程方法而被编程在存储器单元MC中。
参照图5，被编程的存储器单元MC可被包括在阴影的阈值电压分布中。例如，从主机设备提供的编程数据可能是1位数据“1”，但是3位数据“001”可能被存储在存储器单元MC中。
重新参照图4，在读取操作期间，可从存储器单元MC，将多个数据片段分别读取到锁存器单元133的LSB、CSB和MSB锁存器中。CSB和MSB锁存器可分别对所提供的数据片段执行逻辑操作(即，翻转和XOR运算)。因此，LSB、CSB和MSB锁存器可分别存储读取数据的多个片段Data_R1、Data_R2和Data_R3。页面缓冲器130的比较器135可对从锁存器单元133的LSB锁存器、CSB锁存器和MSB锁存器提供的读取数据的多个片段Data_R1、Data_R2和Data_R3进行比较，并且当在读取数据的片段Data_R1、Data_R2和Data_R3之中，“n”个或更多个读取数据的片段彼此相同时，比较器135可输出“n”个或更多个相同读取数据的片段之中的任何一个作为原始读取数据Data_R。在本实施例中，“n”可以是2，但是不限于此。
例如，当从主机设备接收到对存储器单元MC的读取请求时，可从存储器单元MC读出3位数据“001”。3位读取数据，例如“001”可通过一个位作为MSB数据、一个位作为CSB数据以及一个位作为LSB数据而存储在页面缓冲器130的MSB锁存器、CSB锁存器和LSB锁存器中。
LSB锁存器可将其存储的LSB数据(例如“1”)作为读取数据中的第一片段Data_R1提供给比较器135。CSB锁存器可使用翻转引擎IE来翻转其存储的CSB数据(例如“0”)，并且将翻转CSB数据(例如，“1”)作为读取数据的第二片段Data_R2提供给比较器135。MSB锁存器可使用XOR引擎XE对其存储的MSB数据(例如，“0”)和预设值(例如，“FFh”)执行XOR运算，并且将XOR运算MSB数据(例如，“1”)作为读取数据的第三片段Data_R3提供给比较器135。从LSB锁存器、CSB锁存器和MSB锁存器提供的读取数据的第一片段Data_R1、读取数据的第二片段Data_R2和读取数据的第三片段Data_R3可彼此相同，例如，可以是“1”。
比较器135可对读取数据的第一片段Data_R1、读取数据的第二片段Data_R2和读取数据的第三片段Data_R3进行比较。因为读取数据的三个片段Data_R1、Data_R2和Data_R3彼此相同，所以比较器135可输出1位数据“1”作为原始读取数据Dara_R。从比较器135输出的原始读取数据Data_R可通过I/O电路150传输到控制器200。
例如，在该实施例中，从主机设备接收的单层编程数据可被转换成多层编程数据，并且可被编程在存储器单元中。从存储器单元读出的多层读取数据可被转换成单层读取数据，并且可被传输到主机设备。“单层数据”可以是用于存储器单元的一个页面的编程数据，并且“多层数据”可以是用于存储器单元的多个页面的编程数据的多个片段。
根据本公开的实施例，从控制器200接收的编程命令可包括正常编程命令和多转换编程命令，并且从控制器200接收的读取命令可包括正常读取命令和单转换读取命令。
正常编程命令和正常读取命令可以是在相关技术中广泛使用的普通编程命令和普通读取命令。例如，正常编程命令可以是用于将从主机设备接收的单层编程数据存储在存储器单元的一个页面中或者将从主机设备接收的多层编程数据存储在存储器单元的多个页面中的编程命令。正常读取命令可以是用于向主机设备提供从存储器单元的一个页面读出的单层读取数据或从存储器单元的多个页面读出的多层读取数据的读取命令。
多转换编程命令可以是用于将从主机设备接收的单层编程数据转换成多层编程数据并将转换的多层编程数据存储在存储器单元的多个页面中的编程命令。单转换读取命令可以是用于向主机设备提供从存储器单元的多个页面读出的多层读取数据之中的读取数据的一个片段的读取命令。
例如，当从控制器200提供多转换编程命令和单层编程数据时，控制逻辑170可控制页面缓冲器130以将与所提供的单层编程数据相同的编程数据存储在LSB锁存器中，将该单层编程数据被翻转到的编程数据存储在CSB锁存器中，以及将该单层编程数据的和预设值的XOR运算的编程数据存储在MSB锁存器中。
当从控制器200提供单转换读取命令时，控制逻辑170可控制非易失性存储器装置100从相应存储器单元的多个页面中读出数据的片段。从页面中读出的数据的片段可以一位被存储在页面缓冲器130的LSB锁存器中、一位被存储在页面缓冲器130的CSB锁存器中和一位被存储在页面缓冲器130的MSB锁存器中。控制逻辑170可控制页面缓冲器130以将存储在LSB锁存器中的、读取数据的第一片段作为原始值提供给比较器135，将存储在CSB锁存器中的、读取数据的第二片段作为翻转值提供给比较器135，并且将存储在MSB锁存器中的、读取数据中的第三片段作为与预设值进行XOR运算的值提供给比较器135。当作为比较器135的比较结果，读取数据的片段之中的两个或更多个具有彼此相同的值时，控制逻辑170可控制页面缓冲器130输出具有与原始读取数据相同的值的读取数据的片段。
如以上参照图2所述，控制逻辑170可响应于从控制器200接收的擦除命令来控制非易失性存储器装置100对存储器单元阵列110执行擦除操作。可以页面为单位执行编程操作和读取操作并且可以块为单位执行擦除操作，但这不限于此。
控制逻辑170可基于从控制器200接收的地址而将用于选择字线的行地址和用于选择位线的列地址提供给行解码器120和列解码器140。
图6是示出根据实施例的非易失性存储器装置100的操作方法的流程图。将参照图1至图5描述根据实施例的非易失性存储器装置100的操作方法。
在操作S610中，非易失性存储器装置100的控制逻辑170可确定从控制器200接收到的是多转换编程命令还是单转换读取命令。
当从控制器200接收到多转换编程命令时(操作S610中为“A”)，控制逻辑170可继续进行到操作S620。
在操作S620中，控制逻辑170可控制页面缓冲器130基于与多转换编程命令一起从控制器200接收的编程数据(例如，图4的Data_P)，将原始编程数据存储在页面缓冲器130的LSB锁存器中，将翻转编程数据存储在CSB锁存器中，并且将XOR运算编程数据存储在MSB锁存器中。因为以上已经进行了详细描述，所以此处将省略重复的描述。
在操作S630中，控制逻辑170可控制非易失性存储器装置100以将存储在页面缓冲器130的LSB锁存器、CSB锁存器和MSB锁存器中的原始编程数据、翻转编程数据以及XOR运算编程数据存储在与从控制器200提供的编程地址相对应的存储器单元MC中。原始编程数据、翻转编程数据和XOR运算编程数据可通过一次性编程方法而被存储在存储器单元MC的LSB页面、CSB页面和MSB页面中。
当从控制器200接收的命令是单转换读取命令(操作S610中为“B”)时，控制逻辑170可继续进行到操作S640。
在操作S640中，控制逻辑170可控制非易失性存储器装置100以读出存储在与从控制器200提供的读取地址相对应的存储器单元(MC)的页面中的数据的片段(例如，存储在LSB页面、CSB页面和MSB页面中的LSB数据、CSB数据和MSB数据)。存储在存储器单元MC的LSB页面、CSB页面和MSB页面中的LSB数据、CSB数据和MSB数据可通过一次性读取方法来读出。存储在存储器单元MC中的LSB数据、CSB数据和MSB数据可以是在操作S630中被编程的原始编程数据、翻转编程数据和XOR运算编程数据。从存储器单元MC读出的LSB数据、CSB数据和MSB数据可存储在页面缓冲器130的LSB锁存器、CSB锁存器和MSB锁存器中。CSB和MSB锁存器可分别对所提供的数据的片段执行逻辑操作(即，翻转和XOR运算)。因此，LSB、CSB和MSB锁存器可分别存储LSB数据、翻转的CSB数据和XOR运算的MSB数据。
在操作S650中，控制逻辑170可控制页面缓冲器130以对原始LSB数据、翻转的CSB数据和XOR运算的MSB数据进行比较。例如，可将存储在LSB锁存器中的LSB数据提供给比较器135，可将存储在CSB锁存器中的翻转CSB数据提供给比较器135，并且可将存储在MSB锁存器中的XOR运算MSB数据提供给比较器135。比较器135可确定LSB数据、翻转CSB数据和XOR运算MSB数据之中的两个或更多个是否具有彼此相同的值。
在操作S660中，作为比较结果，控制逻辑170可控制页面缓冲器130以将具有相同值的两个或更多个中的任何一个作为读取数据输出。例如，当原始LSB数据、翻转CSB数据和XOR运算LSB数据之中的两个或更多个具有相同值时，控制逻辑170可控制页面缓冲器130以通过比较器135将原始LSB数据、翻转CSB数据和XOR运算LSB数据之中的、具有相同值的两个或更多个中的任何一个作为读取数据输出到控制器200。
图7是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的应用示例的示图。参照图7，数据处理系统2000可包括主机设备2100和SSD 2200。
SSD 2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可控制SSD 2220的全部操作。
缓冲存储器装置2220可临时存储待存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制而被传输到主机设备2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个通道CH1至CHn联接到控制器2210。一个或多个非易失性存储器装置可联接到一个通道。联接到一个通道的非易失性存储器装置可联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电力PWR提供至SSD 2200的内部。电源2240可包括辅助电源2241。辅助电源2241可提供电力，使得即使发生突然断电，SSD 2200也正常地终止。辅助电源2241可包括能够充电电力PWR的大容量电容器。
控制器2210可通过信号连接器2250与主机设备2100交换信号SGL。信号SGL可包括命令、地址、数据等。信号连接器2250可根据主机设备2100和SSD 2200之间的接口连接方法而被配置为各种类型的连接器。
图8是示出图7的控制器2210的示例的示图。参照图8，控制器2210可包括主机接口单元2211、控制单元2212、随机存取存储器(RAM)2213、错误校正码(ECC)单元2214和存储器接口单元2215。控制器2210可对应于上述控制器200。
主机接口单元2211可根据主机设备2100的协议来执行主机设备2100和SSD 2200之间的接口连接。例如，主机接口单元2211可通过以下中的任何一种与主机设备2100进行通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-e)协议和通用闪速存储(UFS)协议。主机接口单元2211可执行磁盘模拟功能，其为主机设备2100将SSD 2200识别为通用数据存储设备，例如，硬盘驱动器(HDD)。
控制单元2212可分析和处理从主机设备2100输入的信号SGL。控制单元2212可根据用于驱动SDD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可操作为用于驱动固件或软件的工作存储器。
ECC单元2214可生成用于待被传输到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可与该数据一起被存储在非易失性存储器装置2231至223n中。ECC单元2214可基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误在可校正范围内时，ECC单元2214可校正检测到的错误。
存储器接口单元2215可根据控制单元2212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置2231至223n。存储器接口单元2215可根据控制单元2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口单元2215可将存储在缓冲存储器装置2220中的数据提供给非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供给缓冲存储器装置2220。
图9是示出根据实施例的包括数据存储设备的数据处理系统的应用示例的示图。参照图9，数据处理系统3000可包括主机设备3100和数据存储设备3200。数据存储设备3200可对应于图1的数据存储设备10。
主机设备3100可以诸如印刷电路板(PCB)的板形式配置。虽然未在图9中示出，但主机设备3100可包括执行主机设备3100的功能的内部功能块。
主机设备3100可包括诸如插座、插槽或连接器的连接端子3110。数据存储设备3200可被安装在连接端子3110上。
数据存储设备3200可以诸如PCB的板形式配置。数据存储设备3200可指存储器模块或存储卡。数据存储设备3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231至3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制数据存储设备3200的全部操作。控制器3210可具有与图8所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制而被传输到主机设备3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作数据存储设备3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供到数据存储设备3200的内部。PMIC 3240可根据控制器3210的控制来管理数据存储设备3200的电力。
连接端子3250可联接到主机设备3100的连接端子3110。可通过连接端子3250，在主机设备3100和数据存储设备3200之间传输诸如命令、地址、数据的信号和电力。根据主机设备3100与数据存储设备3200之间的接口连接方法，连接端子3250可以各种形式进行配置。连接端子3250可被布置在数据存储设备3200的任何一侧。
图10是示出根据实施例的包括数据存储设备的数据处理系统的应用示例的示图。参照图10，数据处理系统4000可包括主机设备4100和数据存储设备4200。数据存储设备4200可对应于图1的数据存储设备10。
主机设备4100可以诸如PCB的板形式配置。虽然未在图10中示出，但主机设备4100可包括执行主机设备4100的功能的内部功能块。
数据存储设备4200可以表面安装封装形式进行配置。数据存储设备4200可通过焊球4250而被安装在主机设备4100上。数据存储设备4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可控制数据存储设备4200的全部操作。控制器4210可具有与图8所示的控制器2210相同的配置。
缓冲存储器装置4220可临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可临时存储从非易失性存储器装置4230读取的数据。被临时存储在缓冲存储器装置4220中的数据可通过控制器4210的控制而被传输到主机设备4100或非易失性存储器装置4230。
非易失性存储器装置4230可用作数据存储设备4200的存储介质。
图11是示出根据实施例的包括数据存储设备的网络系统5000的示例的示图。参照图11，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可将数据提供给多个客户端系统5410至5430。
服务器系统5300可包括主机设备5100和数据存储设备5200。数据存储设备5200可由图1的数据存储设备10、图7的数据存储设备2200、图9的数据存储设备3200或图10的数据存储设备4200来配置。
本发明的上述实施例旨在说明而非限制本发明。各种替代方案和等同物是可能的。本发明不受本文所述的实施例的限制。本发明也不限于任何特定类型的半导体器装置。鉴于本公开，其它添加、删减或修改是显而易见的，并且旨在落入所附权利要求的范围内。
技术特征：
1.一种非易失性存储器装置，其包括：
存储器单元阵列；
页面缓冲器，其包括第一锁存器、第二锁存器和第三锁存器，当从外部设备接收到数据时，所述第一锁存器存储待被编程的处于第一状态的数据，所述第二锁存器存储处于第二状态的数据，以及所述第三锁存器存储处于第三状态的数据；以及
控制逻辑，当从所述外部设备接收到多转换编程命令和所述数据时，所述控制逻辑控制所述页面缓冲器以将所述第一状态的数据存储在所述第一锁存器中、将所述第二状态的数据存储在所述第二锁存器中以及将所述第三状态的数据存储在所述第三锁存器中。
2.根据权利要求1所述的非易失性存储器装置，其中所述第一状态是与所述数据的状态相同的状态，所述第二状态是所述数据的翻转状态，并且所述第三状态是所述数据与预设值的XOR运算状态。
3.根据权利要求2所述的非易失性存储器装置，其中所述第一锁存器将所述第一状态的数据提供至所述第二锁存器和所述第三锁存器。
4.根据权利要求2所述的非易失性存储器装置，
其中所述第二锁存器包括翻转所述数据的翻转引擎，以及
其中所述第二锁存器通过使用所述翻转引擎来翻转所述第一状态的数据，来生成并存储所述第二状态的数据。
5.根据权利要求2所述的非易失性存储器装置，
其中所述第三锁存器包括对所述数据和所述预设值执行XOR运算的XOR引擎，以及
其中所述第三锁存器通过使用所述XOR引擎对所述第一状态的数据和所述预设值执行XOR运算，来生成并存储所述第三状态的数据。
6.根据权利要求1所述的非易失性存储器装置，
其中所述存储器单元阵列包括多个存储器单元，并且所述存储器单元中的每个包括多个页面，以及
其中所述控制逻辑控制所述非易失性存储器装置，以将所述页面缓冲器的所述第一锁存器中的所述第一状态的数据、所述页面缓冲器的所述第二锁存器中的所述第二状态的数据和所述页面缓冲器的所述第三锁存器中的所述第三状态的数据存储在与待编程的地址相对应的存储器单元的页面中。
7.根据权利要求6所述的非易失性存储器装置，其中当从所述外部设备接收到单转换读取命令时，所述控制逻辑控制所述非易失性存储器装置，以从与待读取的地址相对应的存储器单元的多个页面中读出所述第一状态的数据、所述第二状态的数据和所述第三状态的数据，并且控制所述页面缓冲器将从所读取的第一状态的数据、所读取的第二状态的数据以及所读取的第三状态的数据之中选择的一个数据片段作为读取数据输出。
8.根据权利要求7所述的非易失性存储器装置，其中从所述多个页面读出的所述第一状态的数据、所述第二状态的数据和所述第三状态的数据被存储在所述页面缓冲器的所述第一锁存器、所述第二锁存器和所述第三锁存器中。
9.根据权利要求8所述的非易失性存储器装置，
其中所述页面缓冲器进一步包括比较器，所述比较器对从所述存储器单元的多个页面读出的数据片段进行比较，并且当具有相同值的数据片段的数量为n或更大时，将具有所述相同值的数据片段中的一个数据片段作为读取数据输出，其中n为2或更大，
其中所述第一锁存器将所述第一状态的数据提供至所述比较器作为所述第一状态的数据，
其中所述第二锁存器翻转所述第二状态的数据并且将翻转数据提供至所述比较器，以及
其中所述第三锁存器对所述第三状态的数据和预设值执行XOR运算，并将XOR运算数据提供至所述比较器。
10.根据权利要求1所述的非易失性存储器装置，其中使用一次性编程方法将存储在所述第一锁存器中的数据、存储在所述第二锁存器中的数据和存储在所述第三锁存器中的数据编程在所述存储器单元阵列中。
11.根据权利要求1所述的非易失性存储器装置，其中所述第一锁存器是最低有效位锁存器，即LSB锁存器，所述第二锁存器是中央有效位锁存器，即CSB锁存器，以及所述第三锁存器是最高有效位锁存器，即MSB锁存器。
12.一种非易失性存储器装置的操作方法，所述方法包括：
确定是否从外部设备接收到多转换编程命令；
当接收到所述多转换编程命令时，基于与所述多转换编程命令一起接收的待编程数据，将第一状态的数据、第二状态的数据和第三状态的数据分别存储在页面缓冲器的第一锁存器、第二锁存器和第三锁存器中；并且
将存储在所述页面缓冲器中的所述第一状态的数据、所述第二状态的数据和所述第三状态的数据存储在与待编程的地址相对应的存储器单元的页面中。
13.根据权利要求12所述的方法，其中所述第一状态的数据是与待编程数据相同的数据，所述第二状态的数据是待编程数据的翻转数据，并且所述第三状态的数据是待编程数据与预设值的XOR运算数据。
14.根据权利要求13所述的方法，其中将所述第一状态的数据存储在所述页面缓冲器的所述第一锁存器中、将所述第二状态的数据存储在所述页面缓冲器的所述第二锁存器中以及将所述第三状态的数据存储在所述页面缓冲器的所述第三锁存器中包括：
将所述第一状态的数据从所述第一锁存器提供至所述第二锁存器和所述第三锁存器；
通过翻转所述第一状态的数据来生成所述第二状态的数据并将所述第二状态的数据存储在所述第二锁存器中；并且
通过对所述第一状态的数据与所述预设值执行XOR运算来生成所述第三状态的数据并将所述第三状态的数据存储在所述第三锁存器中。
15.根据权利要求13所述的方法，其中确定是否接收到所述多转换编程命令进一步包括确定是否接收到单转换读取命令。
16.根据权利要求15所述的方法，其进一步包括当接收到所述单转换读取命令时：
从所述存储器单元的页面中读出所述第一状态的数据、所述第二状态的数据和所述第三状态的数据；
通过比较所述第一状态的数据、所述第二状态的数据的翻转数据以及所述第三状态的数据与所述预设值的XOR运算数据，确定在所述第一状态的数据、所述翻转数据和所述XOR运算数据之中是否存在具有相同值的数据片段；并且
当存在具有所述相同值的数据片段时，输出具有所述相同值的数据片段中的一个数据片段作为读取数据。
17.一种数据存储设备，其包括：
非易失性存储器装置；以及
控制器，其控制所述非易失性存储器装置的操作，
其中所述非易失性存储器装置包括：
存储器单元阵列，其包括多个存储器单元，每个存储器单元由多个页面配置；
页面缓冲器，其包括第一锁存器、第二锁存器以及第三锁存器，当从所述控制器接收到数据时，所述第一锁存器存储待被编程的处于原始状态的数据，所述第二锁存器存储处于翻转状态的数据以及所述第三锁存器存储处于与预设值进行XOR运算状态的数据；以及
控制逻辑，当从所述控制器接收到多转换编程命令时，所述控制逻辑控制所述非易失性存储器装置以将所述原始状态的数据、所述翻转状态的数据和所述XOR运算状态的数据存储在与待编程的地址相对应的存储器单元的页面中。
18.根据权利要求17所述的数据存储设备，其中当从所述控制器接收到单转换读取命令时，所述控制逻辑控制所述非易失性存储器装置以从与待读取的地址相对应的存储器单元的多个页面中读出所述原始状态的数据、所述翻转状态的数据和所述XOR运算状态的数据，并且控制所述页面缓冲器以将所述原始状态的数据、所述翻转状态的数据以及所述XOR运算状态的数据之中的一个数据片段作为读取数据输出。
19.根据权利要求18所述的数据存储设备，
其中所述页面缓冲器进一步包括比较器，所述比较器对所述原始状态的数据、所述翻转状态的数据和所述XOR运算状态的数据进行比较，以及
其中将所述原始状态的数据提供至所述比较器作为所述原始状态的数据，
其中将所述翻转状态的数据再次翻转并提供至所述比较器，以及
其中将所述XOR操作状态的数据再次与预设值进行XOR操作并提供至所述比较器。
20.一种存储器系统，其包括：
存储器装置；以及
控制器，其控制所述存储器装置以执行多转换编程操作和单转换读取操作，
其中在所述多转换编程操作期间，所述存储器装置将原始单层数据转换成待被编程在所述存储器装置中的多层数据，以及
其中在所述单转换读取操作期间，所述存储器装置将从所述存储器装置读取的多层数据转换成单层数据。
21.一种存储器装置，其包括：
存储器单元阵列；
页面缓冲器；以及
控制逻辑，其控制所述页面缓冲器：
在多转换编程操作期间，将原始单层数据转换成待被编程到所述存储器单元阵列中的多层数据；以及
在单转换读取操作期间，将从所述存储器单元阵列中读取的多层数据转换成单层数据。
技术总结
本发明涉及一种非易失性存储器装置，其包括：存储器单元阵列；页面缓冲器，其包括第一锁存器、第二锁存器和第三锁存器，当从外部设备接收到数据时，第一锁存器存储待被编程的处于第一状态的数据，第二锁存器存储处于第二状态的数据以及第三锁存器存储处于第三状态的数据；以及控制逻辑，当从外部设备接收到多转换编程命令和数据时，控制逻辑控制页面缓冲器以将第一状态的数据存储在第一锁存器中、将第二状态的数据存储在第二锁存器中以及将第三状态的数据存储在第三锁存器中。
技术研发人员：金度贤
受保护的技术使用者：爱思开海力士有限公司
技术研发日：.07.18
技术公布日：.04.02
