900字范文 > 一种磁控性忆阻器电路的制作方法

一种磁控性忆阻器电路的制作方法

时间：2019-02-02 01:08:05

相关推荐

一种磁控性忆阻器电路的制作方法

本发明专利涉及电路领域，特别是涉及一种磁控性忆阻器电路。

背景技术：

忆阻器被认为是第4种基本无源器件，由于技术的制约，当前忆阻器还达不到商品化程度，人们试图通过电路去研究忆阻器特性。当前忆阻器电路的V-I特性曲线主要呈光滑迟滞型，如何设计出具有不同V-I曲线特性的忆阻器电路具有重要研究意义，可以扩展忆阻器电路库，减小对数量稀少的几种经典忆阻器电路的过分依赖。

技术实现要素：

为解决背景技术提到的现有忆阻器的缺陷，提出了一种磁控性忆阻器电路，由输入口、第一磁链控制电路、第二磁链控制电路和第三磁链控制电路组成。

第一磁链控制电路包括电容C5、电流反馈型放大器U11、电流反馈型放大器U12、放大器U13、放大器U14、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、光耦开关G1、电阻Ra1；

第二磁链控制电路包括电容C4、电流反馈型放大器U21、电流反馈型放大器U22、放大器U23、放大器U24、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、光耦开关G2、电阻Ra2、电阻Rb2；

第三磁链控制电路包括电容C3、电流反馈型放大器U31、电流反馈型放大器U32、放大器U33、放大器U34、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、光耦开关G3、电阻Ra3、电阻Rb3。

所述第一磁链控制电路的电阻R11与输入口的A端相连；电阻R11的另一端接电流反馈放大器U12的反向端；电流反馈放大器U12的输出端与电阻R12相连；电流反馈放大器U12的正相端接地；电流反馈放大器U12的反向端通过R15与电流反馈放大器U11的输出端相连；电流反馈放大器U11的正相端接地；电流反馈放大器U11的反向端通过R14与电阻R12相连；电阻R12通过电容C5串联连后接地；放大器U13的正相端与U14的正相端相连，然后与电容C5的正极相连；放大器U13的输出端与放大器U14的输出端相连，然后与光耦G1的g1端相连；直流5v电压源通过R17与光耦G1的g1端相连; 光耦G1的g2端接地；放大器U13的反向端与直流电源正2V相连；放大器U14的反向端接直流电源负2V；电阻Ra1一端与忆阻器A端相连，另一端与光耦G1的g3端相连；光耦G1的g3端与所述第二磁链控制电路的中光耦开关G2的g4端。

所述第二磁链控制电路的电阻R21与忆阻器的A端相连；电阻R21的另一端接电流反馈放大器U22的反向端；电流反馈放大器U22的输出端与电阻R22相连；电流反馈放大器U22的正相端接地；电流反馈放大器U22的反向端通过R25与电流反馈放大器U21的输出端相连；电流反馈放大器U21的正相端接地；电流反馈放大器U21的反向端通过R24与电阻R22相连；电阻R22通过电容C4串联连后接地；放大器U23的正相端与U24的正相端相连，然后与电容C4的正极相连；放大器U23的输出端与放大器U24的输出端相连，然后与光耦G2的g1端相连；直流5v电压源通过R27与光耦G2的g1端相连; 光耦G2的g2端接地；放大器U23的反向端与直流电源正0.5V相连；放大器U24的反向端接直流电源负0.5V；电阻Ra2一端与忆阻器A端相连，另一端与光耦G2的g3端相连；电阻Rb2一端与忆阻器A端相连，另一端与光耦G2的g4端相连。

所述第三磁链控制电路的电阻R31与所述第一磁链控制电路的光耦开关G1的g4端相连；电阻R31的另一端接电流反馈放大器U32的反向端；电流反馈放大器U32的输出端与电阻R32相连；电流反馈放大器U32的正相端接地；电流反馈放大器U32的反向端通过R35与电流反馈放大器U31的输出端相连；电流反馈放大器U31的正相端接地；电流反馈放大器U31的反向端通过R34与电阻R32相连；电阻R32通过电容C3串联连后接地；放大器U33的正相端与U34的正相端相连，然后与电容C3的正极相连；放大器U33的输出端与放大器U34的输出端相连，然后与光耦G3的g1端相连；直流5v电压源通过R37与光耦G3的g1端相连; 光耦G3的g2端接地；放大器U33的反向端与直流电源正1V相连；放大器U34的反向端接直流电源负1V；电阻Ra3一端与所述第一磁链控制电路的光耦开关G1的g4端相连，另一端与光耦G3的g3端相连；电阻Rb2一端与所述第一磁链控制电路的光耦开关G1的g4端相连，另一端与光耦G2的g4端相连；光耦G2的g4端与输入口的B端相连。

本发明有益效果：

本发明公开了一种磁控性忆阻器电路，在外部电压作用下，忆阻器的忆阻值将进行切换变化，具有独特的V-I曲线特性，可以减小对经典忆阻器电路的过分依赖。

附图说明

图1 一种磁控性忆阻器电路图。

图2 一种磁控性忆阻器电路V-I曲线。

具体实施方式

下面结合附图对本发明电路的具体实施方式做进一步说明。

如图1所示，一种磁控性忆阻器电路，其特征在于由输入口、第一磁链控制电路、第二磁链控制电路和第三磁链控制电路组成。

第一磁链控制电路包括电容C5、电流反馈型放大器U11、电流反馈型放大器U12、放大器U13、放大器U14、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、光耦开关G1、电阻Ra1。

本实施例电路仿真:

电容C5=47n、电流反馈型放大器U11 和U12为AD844、放大器U13和放大器U14选用LF339、电阻R11=100k、电阻R12=47k、电阻R13=10k、电阻R14=100k、电阻R15=100k、电阻R16=10k、电阻R17=5k、光耦开关G1采用TLP632、电阻Ra1=1.5k。

第二磁链控制电路包括电容C4、电流反馈型放大器U21、电流反馈型放大器U22、放大器U23、放大器U24、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、光耦开关G2、电阻Ra2、电阻Rb2。

本实施例电路仿真:

电容C4=4.7n、电流反馈型放大器U21和U22为AD844、放大器U23和放大器U24选用LF339、电阻R21=100k、电阻R22=47k、电阻R23=10k、电阻R24=100k、电阻R25=100k、电阻R26=10k、电阻R27=5k、光耦开关G2采用TLP632、电阻Ra2=2.25k、电阻Rb2=9k。

本实施例电路仿真:

电容C3=1n、电流反馈型放大器U31和U32为AD844、放大器U33和放大器U34选用LF339、电阻R31=100k、电阻R32=47k、电阻R33=10k、电阻R34=100k、电阻R35=100k、电阻R36=10、电阻R37=5k、光耦开关G3采用TLP632、电阻Ra3=3.5k、电阻Rb3=7.3k;

三个磁链控制电路相互配合，将忆阻器忆阻值划分为四个区间。在外部电压作用下，忆阻器忆阻值将不断进行切换变化。

从图2可以看出，忆阻器忆阻值在不同区间上进行切换变化，具有独特的V-I曲线特性。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

技术特征：

1.一种磁控性忆阻器电路，由输入口、第一磁链控制电路、第二磁链控制电路和第三磁链控制电路组成；

2.根据权利要求1所述的一种磁控性忆阻器电路，其特征在于：

技术总结

本发明公开了一种磁控性忆阻器电路，由输入口、第一磁链控制电路、第二磁链控制电路和第三磁链控制电路组成；第一磁链控制电路包括电容C5、电流反馈型放大器U11、U12、放大器U13、U14、电阻R11、R12、R13、R14、R15、R16、R17、光耦开关G1、电阻Ra1；第二磁链控制电路包括电容C4、电流反馈型放大器U21、U22、放大器U23、U24、电阻R21、R22、R23、R24、R25、R26、R27、光耦开关G2、电阻Ra2、Rb2；第三磁链控制电路包括电容C3、电流反馈型放大器U31、U32、放大器U33、U34、电阻R31、R32、R33、R34、R35、R36、R37、光耦开关G3、电阻Ra3、Rb3；本发明公开了一种磁控性忆阻器电路，具有独特的V‑I曲线特性，可以减小对经典忆阻器电路的过分依赖。

技术研发人员：王波;邹富成

受保护的技术使用者：西华大学

技术研发日：.09.20

技术公布日：.03.26

本内容不代表本网观点和政治立场，如有侵犯你的权益请联系我们处理。

网友评论

网友评论仅供其表达个人看法，并不表明网站立场。