本发明属于数字识别技术领域，特别是涉及一种应用于数字识别的忆阻器读写电路。
背景技术：
随着人工智能产业的发展，图像识别算法的应用越来越广泛。大部分开发者会选择成熟的SDK套件，借助CPU、GPU运行机器学习算法从而实现图像识别功能。然而在终端设备领域，虽然CPU与GPU拥有优越的数据处理能力，但由于成本、功耗、体积等方面的限制，没有办法完全普及。
早在1971年，蔡少棠教授便从电路基本理论方面推测应该还存在一种表征电荷和磁通关系的基本电路元件——忆阻器。但直到，HP实验室才成功制作出忆阻器实物，证实了蔡教授的猜想，两年后，美国莱斯大学的研究人员在美国化学学会的《纳米快报》杂志上指出，他们已经成功地制造出了宽度仅为5纳米的忆阻器，而现如今最先进的晶体管工艺制程仍未突破栅长7nm。由于忆阻器具有体积小、集成度高、功耗低等特点，更易在一个芯片上封装更多的忆阻器，忆阻器有可能能够取代晶体管从而续写摩尔定律。
现有的忆阻器读写电路通常针对忆阻器的开关特性，此时忆阻器相当于一个开关电阻。例如，公告号为10142907.5的中国发明专利，公开了“一种四值忆阻器的读写电路”，其通过电压比较器以及译码器来完成信息读取。但是，由于部分具有多级储存特性的忆阻器阻态连续变化，无固定阻态，因而无法采用该电路读取信息。
技术实现要素：
本发明解决的技术问题是如何实现忆阻器信息的读取。
为了达到上述目的，本发明提供一种应用于数字识别的忆阻器读写电路，所述应用于数字识别的忆阻器读写电路，包括依次耦接的第一数字电路、数模转换器、忆阻器单元、电流电压转换器、模数转换器和第二数字电路；
所述第一数字电路，适于对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器；
所述数模转换器，适于将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器；
所述忆阻器单元，适于基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路；
所述电流电压转换电路，适于将所述忆阻器输出的电流信号转换为对应的电压信号并输出至所述模数转换器；
所述模数转换器，适于将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路；
所述第二数字电路，适于将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果。
可选地，所述第一数字电路采用FPGA黑金AX150开发板。
可选地，所述数模转换器包括数模转换模块和运算放大器模块；
所述数模转换模块包括数模转换芯片、第一电阻R1、第二电阻R2、第三电阻R3；所述运算放大器模块包括第一运算放大器和第二运算放大器；
所述数模转换芯片的8个输入端分别与8脚排针的八个引脚耦接，所述数模转换芯片的CS端、WR端、GND端、WR2端、XFER端和Iout2端均接地，所述数模转换芯片的VCC端、ILE端、Vref端分别与+5V直流电源耦接，并作为所述数模转换器的输入端与所述第一数字电路的输出端耦接，所述数模转换芯片的Vref端与第一电阻的第一端耦接；
所述运算放大器模块的第一运算放大器的反相输入端与所述第一电阻的第一端、所述数模转换模块的VCC端和ILE端耦接，所述第一运算放大器的输出端耦接与所述第二电阻的第一端耦接，并作为所述数模转换器的输出端；所述第一运算放大器的正向输入端与+5V直流电源耦接；所述第二运算放大器的反相输入端与所述数模转换模块的Iout1端耦接，所述第二运算放大器正向输入端与所述数模转换模块的Iout2端均与+5V直流电源耦接；所述第二运算放大器的输出端与所述数模转换模块的Rfb端和所述第三电阻的第一端耦接；所述第一电阻第二端与第二电阻的第二端和第三电阻的第二端耦接。
可选地，所述数模转换器，适于采用如下的公式将所接收到的数字信号进行降压并转换为对应的脉冲信号：
其中，Vout表示转换得到的脉冲信号，Vin表示所接收到的数字信号。
可选地，所述忆阻器单元包括四路忆阻器；
所述四路忆阻器的输入端口分别与四路并行连接的数模转换器的输出端耦接，所述四路忆阻器的输出端相互耦接，作为忆阻器的总输出端口。
可选地，所述电压电流转换器包括第五运算放大器和第六运算放大器；
所述第五运算放大器的V-端与第一四脚排针的第三引脚、第一电容和第二电容的第一端耦接，第一四脚排针的第三引脚还与-5V外接直流电源耦接，所述第一电容和第二电容的第二端均接地；所述第五运算放大器的-INA端与所述第一四脚排针的第四引脚、第五电容的第一端和第四电阻的第一端分别耦接，所述第一四脚排针的第四引脚还与所述忆阻器单元的输出端耦接，所述第五电容的第二端分别与所述第五运算放大器的OUT_A端、第五电阻的第一端和第六电阻的第一端耦接，第四电阻的第二端分别与所述第五电阻的第二端和第七电阻的第一端耦接，所述第七电阻的第二端接地；所述第五运算放大器的+INA端接地；
所述第六运算放大器的OUT_B端所述第六电阻的第二端耦接；所述第六运算放大器的V+端和分别与第一四脚排针的第二引脚、第三电容和第四电容的第一端耦接；第一四脚排针的第二引脚还分别与+5V外接直流电源耦接，所述第三电容和第四电容的第二端均接地；第六运算放大器的+INB端均接地，第六运算放大器的-INB端与滑动电阻的第一端耦接，所述滑动电阻的第二端还与所述第六运算放大器的OUT_B端耦接，作为电流电压转换器的输出端口。
可选地，所述模数转换器由电压基准电路和模数转换电路两部分组成；
电压基准电路包括第一二极管、第八电阻、第九电阻、第十一电阻、第十二电阻、第十三电阻、三端可调分流基准电压源、第六电容和第七电容；所述第一二极管的正接线端与电压基准电路的VCC端耦接，负接线端与第八电阻的第一端耦接，第八电阻的第二端与第六电容的第一端、第九电阻的第一端耦接，第六电容的第二端接地，第九电阻的第二端与第十一电阻的第一端耦接，第十一电阻的第二端分别与三端可调分流基准电压源的参考极及第十二电阻的第一端耦接，三端可调分流基准电压源的阴极与第十三电阻的第一端耦接，所述第十三电阻的第二端与第七电容的第一端耦接，作为电压基准电路的基准电压输出端口与所述模数转换电路耦接，三端可调分流基准电压的阳极与十二电阻R12的第二端均接地；
所述模数转换电路包括模数转换芯片、第十四电阻、第十五电阻、十六电阻R5、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第八电容和第九电容；所述模数转换芯片的VDD端与电压基准电路的输出端耦接，接地端接地，DOUT端、DIN端和ADDR端分别与所述第二数字电路的数据端、时钟端和地址选择端耦接，所述ADDR端还与第十四电阻的第一端耦接，所述第十四电阻的第二端与ADDR端耦接；所述模数转换芯片的DIN端还与第十五电阻的第一端耦接，所述第十五电阻的第二端与DOUT端耦接；所述模数转换芯片的DOUT端还与第十六电阻的一端耦接，所述第十六电阻的第二端与DIN端耦接；所述模数转换芯片的RDY端接地；所述模数转换芯片的AIN0端与第十七电阻的第一端耦接，所述AIN0端还与所述第十七电阻的第二端耦接，作为通道0；所述模数转换芯片的AIN1端与第十八电阻的第一端耦接，所述AIN1端还与所述第十八电阻的第二端耦接，作为通道1；所述模数转换芯片的AIN2端与第十九电阻的第一端耦接，所述AIN0端还与所述第十九电阻的第二端耦接，作为通道2；所述模数转换芯片的AIN2端与第二十电阻的第一端耦接，所述AIN2端还与所述第二十电阻的第二端耦接，作为通道3；所述第十九电阻的第一端还与第八电容的第一端耦接，所述第八电容的第二端接地；所述第二十电阻的第一端还与第九电容的第一端耦接，第九电容的第二端接地。
与现有技术相比，本发明的有益效果为：
上述的方案，通过所述第一数字电路对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器，所述数模转换器将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器，所述忆阻器单元基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路，所述电流电压转换电路将所述忆阻器输出的电流信号转换为对应的电压信号并输出至所述模数转换器，所述模数转换器将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路，所述第二数字电路将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果，可以实现忆阻器信息的读取。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例中的一种应用于数字识别的忆阻器读写电路的框架结构示意图；
图2示出了本发明实施例中的数模转换器的结构示意图；
图3示出了本发明实施例中的数模转换模块的工作原理的电路图；
图4示出了本发明实施例中的所述忆阻器单元的结构示意图；
图5示出了本发明实施例中的电压电流转换器的电路图；
图6示出了本发明实施例中的电压基准电路的电路图；
图7示出了本发明实施例中的模数转换电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本发明实施例中有关方向性指示(诸如上、下、左、右、前、后等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
如背景技术所述，现有技术基于计算机视觉的手势识别技术，由于受到肤色、光照、姿态等条件的影响，存在着手势识别结果不准确，且成本较高的问题。
本发明的技术方案通过所述第一数字电路对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器，所述数模转换器将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器，所述忆阻器单元基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路，所述电流电压转换电路将所述忆阻器输出的电流信号转换为对应的电压信号并输出至所述模数转换器，所述模数转换器将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路，所述第二数字电路将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果，可以实现忆阻器信息的读取
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1示出了本发明实施例中的一种应用于数字识别的忆阻器读写电路的框架结构示意图。
参见图1，本发明实施例中的一种应用于数字识别的忆阻器读写电路，包括依次耦接的第一数字电路11、数模转换器12、忆阻器单元13、电流电压转换器14、模数转换器15和第二数字电路16。其中：
所述第一数字电路11对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器；所述数模转换器12将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器单元13；所述忆阻器单元13基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路14；所述电流电压转换电路14将所述忆阻器单元输出的电流信号转换为对应的电压信号并输出至所述模数转换器15；所述模数转换器15将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路16；所述第二数字电路16将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果。
在本发明一实施例中，所述第一数字电路11采用FPGA黑金AX150开发板。
在本发明一实施例中，所述数模转换器12采用如下的公式将所接收到的数字信号进行降压并转换为对应的脉冲信号：
其中，Vout表示转换得到的脉冲信号，Vin表示所接收到的数字信号。
参见图2，在本发明一实施例中，所述数模转换器包括相互耦接的数模转换模块121和运算放大器模块122。
参见图3，所述数模转换模块包括数模转换芯片123、第一电阻R1、第二电阻R2、第三电阻R3；所述运算放大器模块包括第一运算放大器124和第二运算放大器125。所述数模转换芯片123的8个输入端分别与8脚排针P1的八个引脚耦接，所述数模转换芯片123的CS端、WR端、GND端、WR2端、XFER端和Iout2端均接地，所述数模转换芯片123的VCC端、ILE端、Vref端分别与+5V直流电源耦接，并作为所述数模转换器的输入端与所述第一数字电路的输出端耦接，所述数模转换芯片123的Vref端与第一电阻R1的第一端耦接。第一运算放大器124的反相输入端与所述第一电阻R1的第一端、所述数模转换模块123的VCC端和ILE端耦接，所述第一运算放大器124的输出端耦接与所述第二电阻R2的第一端耦接，并作为所述数模转换器的输出端Output1；所述第一运算放大器124的正向输入端与+5V直流电源耦接；所述第二运算放大器125的反相输入端与所述数模转换模块的Iout1端耦接，所述第二运算放大器125的正向输入端与所述数模转换模块的Iout2端均与+5V直流电源耦接；所述第二运算放大器125的输出端与所述数模转换模块的Rfb端和所述第三电阻R3的第一端耦接；所述第一电阻R1第二端与第二电阻R2的第二端和第三电阻R3的第二端耦接。
其中，所述数模转换芯片123的工作原理如下：
GND端：电线接地端，作为电路的零点位参考点。
VCC：电源端，在本电路中“外接”+5V直流输入电压。
CS端：片选端，低电平有效，在本电路中接地，即选中该数模转换芯片；WR端：写信号端1，低电平有效，在本电路中接地；ILE端：输入寄存器允许端，高电平有效，在本电路中接+5V。
当CS端、WR端、ILE端全部有效时，数模转换芯片123中“输入寄存器”可被成功写入信号。
XFER端：转移控制信号端，低电平有效，在本电路中接地；
WR2端：写信号端2，低电平有效，在本电路中接地；
当XFER端与WR2端全部有效，使数模转换器中“DAC寄存器”可被成功写入信号。
Vref端：基准电压端。DAC0832数模转换芯片为8位数模转换芯片，8位即为8位二进制数，最高可达8’1111_1111(十进制为255)，在本电路中Vref端接+5V，即将+5V作为本电路的基准电压，即本电路可分辨的最小电压为5/255(1/51)V。
Iout1：电流信号输出端1；Iout2：电流信号输出端2。
Iout1与Iout2两个电流输出端的输出电流大小的和(Iout1+Iout2)为常数，在本实验中将Iout2端接地，则Iout1输出的电流信号即为DAC芯片的转换结果。
Rfb：反馈信号输入端，内置反馈电阻，在本电路中从芯片内部与Iout1端直接相连，另一端连接第二运放的输出端，构成反馈回路，实现电流电压转换功能。
DI0～DI7：信号输入端0～7，在本电路中连接外接数字电路，D0～D7分别对应8位输入信号的从低到高8位，根据输入信号所代表的8位二进制数与本电路可分辨的最小电压(5/255)的乘积确定输出信号的大小。
运算放大器工作原理：在本电路中只使用了TL084运算放大器芯片的第一运放与第二运放，其中，第二运放外接反馈电阻(该电阻为Rfb端内置电阻)，作为电流电压转换器使用，电阻R3在第二运放输出端口起隔离阻抗的作用。
TL084的第一运放构成加法器，为第二运放构成的电流电压转换器提供直流偏置。
在本发明一实施例中，数模转换芯片123为DAC0832芯片，所述运算放大器模块采用TL084芯片。
参见图4，所述忆阻器单元14包括四路忆阻器141、142、143和144。其中，所述四路忆阻器141、142、143和144的输入端口分别与四路并行连接的数模转换器的输出端耦接，所述四路忆阻器141、142、143和144的输出端相互耦接，作为忆阻器单元的总输出端口Output2。
参见图5，在本发明一实施例中，所述电压电流转换器包括第五运算放大器141和第六运算放大器142。其中，所述第五运算放大器141的V-端与第一四脚排针P41的第三引脚3、第一电容C1和第二电容C2的第一端耦接，第一四脚排针的第三引脚3还与-5V外接直流电源耦接，所述第一电容C1和第二电容C2的第二端均接地；所述第五运算放大器141的-INA端与所述第一四脚排针的第四引脚4、第五电容C5的第一端和第四电阻R4的第一端分别耦接，所述第一四脚排针P41的第四引脚4还与所述忆阻器单元的输出端耦接，所述第五电容C5的第二端分别与所述第五运算放大器141的OUT_A端、第五电阻R5的第一端和第六电阻R6的第一端耦接，第四电阻R4的第二端分别与所述第五电阻R5的第二端和第七电阻R7的第一端耦接，所述第七电阻R7的第二端接地；所述第五运算放大器141的+INA端接地；所述第六运算放大器142的OUT_B端与所述第六电阻R6的第二端耦接；所述第六运算放大器142的V+端和分别与第一四脚排针P41的第二引脚2、第三电容C3和第四电容C4的第一端耦接；第一四脚排针P41的第二引脚2还分别与+5V外接直流电源耦接，所述第三电容C3和第四电容C4的第二端均接地；第六运算放大器162的+INB端均接地GND，第六运算放大器162的-INB端与滑动电阻R的第一端耦接，所述滑动电阻R的第二端还与所述第六运算放大器162的OUT_B端耦接，作为电流电压转换器的输出端口Output3。
电流电压转换器的工作原理：该电路中R4、R5、R7构成Y型连接，可等效为-INA端、GND端、TLV9062运算放大器芯片中的第五运算放大器141的输出端构成的△型连接，其中等效电路中连接-INA端与OUT_A端的电阻作为反馈电阻，原理在于输出电压与反馈电阻的比值与输入电流相等，可根据输出电流和反馈电阻的大小计算输出电压的大小；电容C5可减小电路对高频噪声的放大作用，以达到降噪的目的；C1，C2，C3，C4为耦合电阻，降低电源噪声；电阻R6与滑动变阻器以及TLV9062运算放大器芯片中的所述第六运算放大器142构成放大器电路，原理是输入信号(即电流电压转换器输出信号)与R6的比值与所述第六运算放大器142输出端信号与滑动变阻器阻值的比值相等，可以根据输入电压信号的波形，以及电阻R6、滑动变阻器阻值的大小计算输出信号的波形。
在本发明一实施例中，所述模数转换器由电压基准电路和模数转换电路两部分组成。参见图6，电压基准电路包括第一二极管D1第八电阻R8、第九电阻R9、第十一电阻R11、第十二电阻R12、第十三电阻R13、三端可调分流基准电压源TL431、第六电容C6和第七电容C7；所述第一二极管D1的正接线端与模数转换电路的+5V电源供电端耦接，第一二极管D1的负接线端与第八电阻R8的第一端耦接，第八电阻R8的第二端与第六电容C6的第一端、第九电阻R9的第一端耦接，第六电容C6的第二端接地，第九电阻R9的第二端与第十一电阻R11的第一端耦接，第十一电阻R11的第二端分别与三端可调分流基准电压源TL431的参考极及第十二电阻R12的第一端耦接，三端可调分流基准电压源TL43的阴极与第十三电阻R13的第一端耦接，所述第十三电阻R13的第二端与第七电容C7的第一端耦接，作为电压基准电路的基准电压输出端口Output4与所述模数转换电路耦接，三端可调分流基准电压源TL431的阳极与十二电阻R12的第二端均接地。
电压基准电路工作原理：D1：发光二极管，用于显示该模块的工作状态；R8为0欧电阻，为便于修改电路而设计，在不需要重新制版的条件下，可以比较方便的改变该支路的通断；C6：电源旁路电容，用于去耦合；R9、R11、R12与TL431构成TL431的一种典型解法，输出电压(将R13右端点试做输出端口)满足Vout＝(R11+R12)*2.5/R12；R13与C7组成低通滤波器，在一定程度上滤除纹波。
参见图7，所述模数转换电路包括模数转换芯片153、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第八电容C8和第九电容C9；所述模数转换芯片153的VDD端与电压基准电路的输出端耦接，GND端接地，所述模数转换芯片153的DOUT端、DIN端和ADDR端分别与所述第二数字电路的数据端、时钟端和地址选择端耦接，所述ADDR端还与第十四电阻R14的第一端耦接，所述第十四电阻R14的第二端与所述模数转换芯片153的ADDR端耦接；所述模数转换芯片的DIN端还与第十五电阻R15的第一端耦接，所述第十五电阻R15的第二端与所述模数转换芯片153的DIN端耦接；所述模数转换芯片的DOUT端还与第十六电阻R16的一端耦接，所述第十六电阻R16的第二端与所述模数转换芯片153的DOUT端耦接；所述模数转换芯片的RDY端接地；所述模数转换芯片的AIN0端与第十七电阻R17的第一端耦接，所述AIN0端还与所述第十七电阻R17的第二端耦接，作为通道0；所述模数转换芯片的AIN1端与第十八电阻R18的第一端耦接，所述AIN1端还与所述第十八电阻R18的第二端耦接，作为通道1；所述模数转换芯片的AIN2端与第十九电阻R19的第一端耦接，所述AIN0端还与所述第十九电阻R19的第二端耦接，作为通道2；所述模数转换芯片的AIN2端与第二十电阻R20的第一端耦接，所述AIN2端还与所述第二十电阻R20的第二端耦接，作为通道3；所述第十九电阻R19的第一端还与第八电容C8的第一端耦接，所述第八电容C8的第二端接地；所述第二十电阻R20的第一端还与第九电容C9的第一端耦接，第九电容C9的第二端接地。
所述模数转换器电路的工作原理为：ADDR：12C从地址选择端，低电平有效，电阻R14起限流作用；SCLK：串行时钟端，用于外部时钟输入，外接数字电路提供时钟信号，R15为限流电阻；DOUT：串行数据端，用于串行数据输入与输出，R16为限流电阻；VDD：供电端；AIN0～AIN4为模拟信号输入端，用于输入忆阻器单元的输出信号。R17、R18、R19、R20皆为限流电阻，C8，C9滤除输入信号中的高频噪声。
综上，采用本发明实施例中的上述方案，上述的方案，通过所述第一数字电路对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器，所述数模转换器将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器，所述忆阻器单元基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路，所述电流电压转换电路将所述忆阻器输出的电流信号转换为对应的电压信号并输出至所述模数转换器，所述模数转换器将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路，所述第二数字电路将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果，可以实现忆阻器信息的读取。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，本发明要求保护范围由所附的权利要求书、说明书及其等效物界定。
技术特征：
1.一种应用于数字识别的忆阻器读写电路，其特征在于，包括依次耦接的第一数字电路、数模转换器、忆阻器单元、电流电压转换器、模数转换器和第二数字电路；
所述第一数字电路，适于对采集的图像数据进行二值化处理，得到携带有二值化图像数据的数字信号并发送至所述数模转换器；
所述数模转换器，适于将所接收到的数字信号进行降压并转换为对应的脉冲信号输出至所述忆阻器单元；
所述忆阻器单元，适于基于接收到的脉冲信号转换为对应的电流信号并发送至所述电流电压转换电路；
所述电流电压转换电路，适于将所述忆阻器输出的电流信号转换为对应的电压信号并输出至所述模数转换器；
所述模数转换器，适于将所述电压电流转换电路方的电压信号转换为对应的数字信号并发送至所述第二数字电路；
所述第二数字电路，适于将所述模数转换器发送的数字信号与数据库中的数字信号进行匹配，得到对应的图像识别结果。
2.根据权利要求1所述的应用于数字识别的忆阻器读写电路，其特征在于，所述第一数字电路采用FPGA黑金AX150开发板。
3.根据权利要求1所述的应用于数字识别的忆阻器读写电路，其特征在于，所述数模转换器包括数模转换模块和运算放大器模块；
所述数模转换模块包括数模转换芯片、第一电阻、第二电阻、第三电阻；所述运算放大器模块包括第一运算放大器和第二运算放大器；
所述数模转换芯片的8个输入端分别与8脚排针的八个引脚耦接，所述数模转换芯片的CS端、WR端、GND端、WR2端、XFER端和Iout2端均接地，所述数模转换芯片的VCC端、ILE端、Vref端分别与+5V直流电源耦接，并作为所述数模转换器的输入端与所述第一数字电路的输出端耦接，所述数模转换芯片的Vref端与第一电阻的第一端耦接；
所述运算放大器模块的第一运算放大器的反相输入端与所述第一电阻的第一端、所述数模转换模块的VCC端和ILE端耦接，所述第一运算放大器的输出端耦接与所述第二电阻的第一端耦接，并作为所述数模转换器的输出端；所述第一运算放大器的正向输入端与+5V直流电源耦接；所述第二运算放大器的反相输入端与所述数模转换模块的Iout1端耦接，所述第二运算放大器正向输入端与所述数模转换模块的Iout2端均与+5V直流电源耦接；所述第二运算放大器的输出端与所述数模转换模块的Rfb端和所述第三电阻的第一端耦接；所述第一电阻第二端与第二电阻的第二端和第三电阻的第二端耦接。
4.根据权利要求3所述的应用于数字识别的忆阻器读写电路，其特征在于，所述数模转换器，适于采用如下的公式将所接收到的数字信号进行降压并转换为对应的脉冲信号：
其中，Vout表示转换得到的脉冲信号，Vin表示所接收到的数字信号。
5.根据权利要求4所述的应用于数字识别的忆阻器读写电路，其特征在于，所述忆阻器单元包括四路忆阻器；
所述四路忆阻器的输入端口分别与四路并行连接的数模转换器的输出端耦接，所述四路忆阻器的输出端相互耦接，作为忆阻器的总输出端口。
6.根据权利要求5所述的应用于数字识别的忆阻器读写电路，其特征在于，所述电压电流转换器包括第五运算放大器和第六运算放大器；
所述第五运算放大器的V-端与第一四脚排针的第三引脚、第一电容和第二电容的第一端耦接，第一四脚排针的第三引脚还与-5V外接直流电源耦接，所述第一电容和第二电容的第二端均接地；所述第五运算放大器的-INA端与所述第一四脚排针的第四引脚、第五电容的第一端和第四电阻的第一端分别耦接，所述第一四脚排针的第四引脚还与所述忆阻器单元的输出端耦接，所述第五电容的第二端分别与所述第五运算放大器的OUT_A端、第五电阻的第一端和第六电阻的第一端耦接，第四电阻的第二端分别与所述第五电阻的第二端和第七电阻的第一端耦接，所述第七电阻的第二端接地；所述第五运算放大器的+INA端接地；
所述第六运算放大器的OUT_B端与所述第六电阻的第二端耦接；所述第六运算放大器的V+端和分别与第一四脚排针的第二引脚、第三电容和第四电容的第一端耦接；第一四脚排针的第二引脚还分别与+5V外接直流电源耦接，所述第三电容和第四电容的第二端均接地；第六运算放大器的+INB端均接地，第六运算放大器的-INB端与滑动电阻的第一端耦接，所述滑动电阻的第二端还与所述第六运算放大器的OUT_B端耦接，作为电流电压转换器的输出端口。
7.根据权要求6所述的应用于数字识别的忆阻器读写电路，其特征在于，所述模数转换器由电压基准电路和模数转换电路两部分组成；
电压基准电路包括第一二极管、第八电阻、第九电阻、第十一电阻、第十二电阻、第十三电阻、三端可调分流基准电压源、第六电容和第七电容；所述第一二极管的正接线端与电压基准电路的VCC端耦接，负接线端与第八电阻的第一端耦接，第八电阻的第二端与第六电容的第一端、第九电阻的第一端耦接，第六电容的第二端接地，第九电阻的第二端与第十一电阻的第一端耦接，第十一电阻的第二端分别与三端可调分流基准电压源的参考极及第十二电阻的第一端耦接，三端可调分流基准电压源的阴极与第十三电阻的第一端耦接，所述第十三电阻的第二端与第七电容的第一端耦接，作为电压基准电路的基准电压输出端口与所述模数转换电路耦接，三端可调分流基准电压源的阴极与十二电阻R12的第二端均接地；
所述模数转换电路包括模数转换芯片、第十四电阻、第十五电阻、十六电阻R5、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第八电容和第九电容；所述模数转换芯片的VDD端与电压基准电路的输出端耦接，接地端接地，DOUT端、DIN端和ADDR端分别与所述第二数字电路的数据端、时钟端和地址选择端耦接，所述ADDR端还与第十四电阻的第一端耦接，所述第十四电阻的第二端与ADDR端耦接；所述模数转换芯片的DIN端还与第十五电阻的第一端耦接，所述第十五电阻的第二端与DOUT端耦接；所述模数转换芯片的DIN端还与第十六电阻的一端耦接，所述第十六电阻的第二端与DIN端耦接；所述模数转换芯片的RDY端接地；所述模数转换芯片的AIN0端与第十七电阻的第一端耦接，所述AIN0端还与所述第十七电阻的第二端耦接，作为通道0；所述模数转换芯片的AIN1端与第十八电阻的第一端耦接，所述AIN1端还与所述第十八电阻的第二端耦接，作为通道1；所述模数转换芯片的AIN2端与第十九电阻的第一端耦接，所述AIN0端还与所述第十九电阻的第二端耦接，作为通道2；所述模数转换芯片的AIN2端与第二十电阻的第一端耦接，所述AIN2端还与所述第二十电阻的第二端耦接，作为通道3；所述第十九电阻的第一端还与第八电容的第一端耦接，所述第八电容的第二端接地；所述第二十电阻的第一端还与第九电容的第一端耦接，第九电容的第二端接地。
技术总结
一种应用于数字识别的忆阻器读写电路，包括依次耦接的第一数字电路、数模转换器、忆阻器单元、电流电压转换器、模数转换器和第二数字电路。上述的方案，可以实现忆阻器信息的读取。
技术研发人员：徐威;王钰琪;陈义豪;梁定康;童祎
受保护的技术使用者：南京邮电大学
技术研发日：.11.14
技术公布日：.03.22
