计算机组成原理试题库10 计算机组成原理试题10

计算机组成原理试题10

(3页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

9.9 积分

期末试卷十一.选择题(每小题I分，共10分)。1. 我国在 年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 年完成。A 1946, 1958 B 1950, 1968 C 1958, 1961 D 1959, 19652. 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围 A ? 215 — + (215 - 1) B ?(215 - 1) — + (215 - 1)C ?(215+ 1) — +2152,5—+2153. 定点计算器用来进行_b oA十进制数加法运算；B定点数运算；C浮点数运算:D既进行定点数运算也进行浮点数运算；4. 某DRAM芯片，其存储容量为512KX8位，该芯片的地址线和数据线数口为_€1A 8, 512 B 512, 8 C 18, 8 D 19, 85. 双端口存储器所以能高速进行读/写，是因为采用_b_。A高速芯片 B两套相互独立的读写电路 C流水技术 D新型器件6. 二地址指令中，操作数的物理位置町安排在_b oA栈顶和次栈顶B两个主存单元C 一个主存单元和一个寄存器 D两个寄存器7. 在某CPU屮，设立了一条等待(WAIT)信号线，CPU在存储器周期屮T的的下降沿釆样WAIT线，请在下|侨的叙述小选出正确描述的句子： oA如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个Tw周期:B Tw周期结束后，不管WAIT线状态如何，一定转入了 T3周期；C Tw周期结束灰，只要WAIT线为低，则继续插入一个Tw周期，直到WAIT线变髙, 才转入T3周期；D冇了 WAIT线，就可使CPU与任何速度的存贮器相连接，保证CPU与存贮器连接 时的时序配合；8. 描述Future bus+总线中基本概念不止确的句子是 。A Future bus+总线是一个高性能的同步总线标准；B基木上是一个异步数据定时协议；C它是一个与结构、处理器、技术有关的开发标准;D数据线的规模在32位、64位、128位、256位中动态可变；9. CD-ROM光盘是 型光盘，可用做计算机的 存储器和数字化多媒体设备。bA重写，内 B只读，夕卜 C 一次，外 D多次，内10. 在单级屮断系统屮，CPU —旦响应屮断，则立即关闭 标志，以防木次屮断服务结朿前同级的其他中断源产生另一次中断进行干扰。cA中断允许 B中断请求 C中断屏蔽 D中断保护二.填空题(每小题3分，共24分)1. 对存储器的要求是A. , B. , C. o为了解决这方而的矛盾，计算机采用多级存储体系结构。2. 指令系统是表征一台计算机A. 的重耍因素，它的B. 和C. 不仅直接影响到机器的硬件结构而且也影响到系统软件。3. CPU屮至少有如下六类寄存器A. 寄存器，B. 计数器，C. 寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4. 当代流行的标准总线追求与A. 、B. 、C. 无关的开发标准。5. VESA标准是一个可扩展的标准，它除兼容传统的A. 等显示方式外，还支持B. 象素光栅，每像素点C. 颜色深度。6. 中断处理要求有中断A. ,中断B. 产生，屮断C. 等硕件支持。7. 存储A. ,并按B. 顺序执行，这是C. 型计算机的工作原理。8. 若［X】］补=11001100, 匾］原=1.0110 ,则数xi和X2的十进制数真值分别是A. 和 B. o三.(11分)如图BIO. 1所示，某SRAM的写入时序图，其中R/W是读写命令控制线, 当R / W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出 图中写厂而序的错误，并画出止确的写入时序图。抱址①乂 ② 乂莎'微锯 ④ X ⑤MB苗\ /Rl 「图 B 10. 1四.(11分)itlS, E, M三个域组成的一个32位二进制字所表示的非零规格化浮点数x,其值表示为:x= ( -1 ) s X ( 1.M ) X 2E_ 128问：其所表示的规格化的最人正数、最小正数、最人负数、最小负数是多少？五?(11分)某计算机的数据通路如图B10.2所示，其小M—主存，MBR-主存数据寄存 器，MAR—主存地址寄存器，R0-R3—iffl用寄存器，1R-指令寄存器，PC—程序计数 器(具有口增能力)，C、D?■暂存器， ALU—算术逻辑单元(此处做加法器看待)，移 位器一左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD (RD, (R2) +”指令的指令周期流程图。该指令的含义是两 个数进行求和操作。其中源操作地址在寄存器R1屮，日的操作数寻址方式为口增型寄存器 间接寻址(先取地址后加1)。 六.(11分)如果在一个CPU周期中要产生3个脉冲T] = 200ns , T2 = 400ns , T3 = 200ns,试画岀时序产生器逻辑图。七.(11分)己知cache /主存系统效率为85%，平均访问时间为60ns, cache比主存快4倍，求主存储器周期是多少？ cache命中率是多少？丿(11分)某I/O系统冇四个设备：磁盘(传输速率为500000位/秒)，磁带(200000 位/秒)，打印机(2000位/秒)，CRT (1000位/秒)，试用中断方式,DMA方式组织此I /O 系统。(Mill包括CPU部分总线控制在内的I / 0方式示意图，并略作文字说明)。 关键词： 计算机 组成 原理 试题 10

天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。