计算机组成
XMIND导出的PDF：
名词解释
CISC：复杂指令计算机系统
RISC：精简指令计算机系统
BCD：以二进制编码的十进制编码
SRAM：静态存储器
DRAM：动态存储器
VRAM：显示存储器
EPROM：可紫外线的可编程只读存储器
EEPROM：可电擦除的可编程只读存储器
HDD：硬盘驱动器
PLA：可编程逻辑阵列
USB：通用串行总线
cache：高速缓存
LCD：夜景显示器
ALU：算术逻辑单元
CRC：循环冗余校验码
SCSI：小型计算机系统接口
SAS：串行连接小型计算机系统接口
IDE：电子集成驱动器
DMA：直接内存存取
ROM：只读存储器
机器数及其表示方式： 机器数是将符号“数字化”的数，是数字在计算机的二进制表示形式。机器数有两个特点：一、符号数字化，二、其数的大小受机器字长的限制。三种表现形式：原码、补码、反码
ASCII： 美国信息交换标准代码
定点数： 指小数点固定在某个位置上的数
浮点数： 指小数点位置可浮动的数据！通常表示为N=M×R^E
奇偶校验： 是一种校验代码传输正确性的方法。根据被传输的一组二进制代码的位数中“1”的个数的奇偶性来校验。采用奇数校验的称为奇校验，反之，偶校验。采用何种校验是实现规定好的。设置奇偶校验位用于检测1的个数是否符合要求，从而确定传输代码的正确性
存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，目标是达到离CPU最近的存储器的速度，最远的存储器的容量
微指令的类型：共两种：
一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令。
微指令中设置微操作码字段，采用微操作码编译器，由微操作码规定微指令的功能，称为垂直微指令
计算机的逻辑部件
三态电路
三态
正常0态正常1态高阻态Z
异或门及其应用
可控原反码输出电路半加器数码比较器奇偶检测电路数据选择器
译码器
编码
十进制数的编码与运算
有权码
表示一位十进制数的二进制编码的每一位由确定的权
如8421（BCD码）以二进制编码的十进制码
无权码
表示一位十进制数的二进制编码的每一位由没有确实的权
如余3码
有权码的修正
8421
两数相加>9||有进位时结果+6，哪边超了哪边加
2421
产生非法码时，若小于等于4的俩数相加之和大于4，加0110；大于4的俩数相加而产生进位，减0110
无权码的修正
余3码
进位，+3；反之，-3
带符号的二进制数据在计算机中的表示方法及加减运算
原、反、补
原 <= 取反+1 = > 补
范围
原码
[X,2^n-X]
反码
[X,(2^(n+1)-1+X)]
补码
[X,2^*(n+1)+X]
溢出
两个数相加，若它们同为正数或负数(同号)，则当且仅当结果的符号位变为相反时才溢出溢出的值不显现
移码
把[X]补的符号位取反，即得[X]移
好处
大小易比较0和MAX比较容易检测
移码只执行加减运算，且需要对结果进行修正
[X]移±[Y]移后,符号取反才是[X±Y]移
乘法运算
定点原（补）码一位快速乘法除法
浮点数
表示
N=M•RE
格式化
如果结果的两个符号位的值不同,表示运算尾数结果溢出,应“右规”,即尾数结果右移一位,阶码+1。如果最高数值位与符号位相同,应“左规”,此时尾数连续左移,直到最高数值位与符号位的值不同为止;同时从阶码中减去移位的位数
海明码纠错
CRC
指令、存储
基础知识
存储
采用虚拟存贮器的主要目的
逻辑上，扩大主存贮器的存贮寻址空间，并能进行自动管理和调度
采用cache的主要目的
解决CPU和主存之间的速度不匹配问题
指令周期
CPU从主存取出一条指令到执行完这条指令的时间
各类存储硬件
ROMRAM
指令格式
操作码
OP
地址吗
OPRAND
访问Cache和主存的效率计算
命中率 H=Nc/(Nc+Nm)访问效率 e= tc / ta存储器容量扩展
位扩展
对数据位的扩展
字扩展
对地址空间进行扩展
字位扩展
一存储器容量为MXN
使用LXK位存储器芯片
共要：MN／LK个
磁表面存储器的技术指标
存储密度
面密度：单位面积中存储的二进制信息量；
道密度：单位长度上存储的二进制信息量
存储容量
格式化容量：按照某种特定的记录格式的容量，是用户真正可以使用的容量。（计算机系统则必须格式化）非格式化容量：磁记录表面可利用的磁化单元总数
寻址时间
磁盘的寻址时间由寻道时间Ts+等待时间Tw构成
磁带的寻址时间：磁带转到记录区的时间
数据传输率
单位时间内从磁表面存储器所读/写的信息量
磁表面存储器的计算
磁盘存贮器的总容量
=面数磁道数/面扇区/道*字节/区
最高位密度与最低位密度
=一磁道的字节数/相应的周长
磁盘数据传输率
=转速*一磁道的字节数
流水线工作原理
基本原理
计算机执行程序是按顺序的方式进行的，指令部件工作时，执行部件基本空闲，或者，执行部件工作时，指令部件基本空闲。所以考虑重叠
计算方法
n条指令运行所需周期数=n-1+指令的机器周期数
机器周期
通常又称CPU周期或总线周期，通常把一条指令划分为若干个机器周期，每个机器周期完成一个基本操作。
如：从内存读一个指令字的时间；进行一次内存读数据的时间
指令周期
取出并执行完一条指令所需的时间。
时钟周期：
CPU操作的的最小单位。在一个时钟周期内, CPU只完成最基本的动作.
例：一条加法指令周期等于四个机器周期，每个机器包括两个时钟周期。
微程序编程
微程序编程
一个指令都是由很少几个微指令编程构成每个微指令由几个微命令组合包括取指、计算地址、取数、执行等四个机器周期加法指令
取指（如前）
①指令地址送地址总线
PC -> AB
②发访存控制命令
ADS=1， M/IO =1 ，W/R =0，
③指令送指令寄存器
DB -> IR
④程序计数器 + 1
PC + 1
计算地址
①取两个源操作数指令
rs1 -> GR，（rs1） -> ALU，disp -> ALU
②加法运算
③有效地址送地址寄存器
ALU -> AR
取数据
①数据地址送地址总线
AR -> AB，
②发访存控制命令
ADS=1， M/IO=1 ，W/R =0，
③数据送数据寄存器
DB -> DR
执行并保存结果
①两源操作数送ALU
rs -> GR，（rs）-> ALU，DR ALU
②加法运算
+
③送结果
rd -> GR，ALU -> rd
中断
中断的分级与中断优先权
全部中断源按中断性质和处理的轻重缓急进行排队并给予优先权。
优先级
优先权：多个中断同时发生时，对各个中断响应的优先次序。
中断级
中断级：把所有的中断按不同的类别分为若干级，称为中断级
先按中断级确定优先次序，再同一级内确定各中断源的优先次序。
分配优先权时必须要考虑数据传输率和服务程序的要求
中断屏蔽
定义：产生中断请求后，用程序方式有选择地封锁部分中断，允许其余中断得到响应。
用于多重中断
每个中断源都有一个屏蔽触发器，都对应一个屏蔽字
优先级包含响应优先级和处理优先级
响应优先级
CPU响应各中断原请求的优先级
是硬件线路设计好的，不便改动
处理优先级
CPU实际对各中断源请求的处理优先次序，可以通过屏蔽技术来修改处理优先次序
如果不采用屏蔽技术，响应的优先次序就是处理的优先次序
有些中断是不允许被屏蔽的，这些中断称为非屏蔽中断，
即非屏蔽中断的优先权最高。
实现：
为每个中断源设置一个中断屏蔽触发器来屏蔽该设备的中断请求。
触发器置1时，
相应的设备中断被封锁
置0时，
相应的设备中断允许得到响应。
多重中断处理
又称为中断嵌套
定义：
处理某个中断过程又出现了新的中断请求（优先级更高），则中断该服务程序的执行，转去处理新的中断处理，处理完后返回到原中断服务程序处继续原来的处理
中断级的响应次序由硬件来决定。
总线结构
计算机系统大多采用模块结构,一个模块就是具有专门功能的插件板,或叫做部件、插件、插卡
XMind: ZEN - Trial Version
